Implementación de un proceso de codiseño de FPGA/PCB

El diseño inteligente de la interfaz FPGA es un imperativo cuando se utilizan dispositivos FPGA para cumplir con los requisitos de interfaz del sistema de vanguardia, como DDR3. Un diseño de interfaz FPGA sin integración de proceso de PCB o consideración de enrutamiento de PCB puede generar mayores costos de PCB y tiempos de diseño prolongados. La clave, como demuestra este artículo, es considerar conectividad como base para un proceso de codiseño de FPGA/PCB y los elementos críticos que se requieren para una implementación efectiva. La conectividad en este contexto es el movimiento bidireccional de FPGA Interfaz información entre los dominios FPGA y PCB.

La implementación de una base eficaz de conectividad de procesos permite que la FPGA se incorpore rápidamente al diseño de PCB. Un derivado importante de una solución de conectividad es la creación repetible de una definición de interfaz FPGA que está optimizada tanto para FPGA como para PCB. Los resultados de esta base de conectividad son menores costos de desarrollo y una mejor calidad de PCB.

Proliferación de FPGA
Los dispositivos FPGA son omnipresentes en los diseños de nuevos productos con aproximadamente 100 000 inicios de diseño cada año. Nadie discute que la tecnología FPGA ofrece muchos beneficios. Los líderes de la industria, Xilinx Y Altera , ambos tuvieron ventas superiores a $ 1 mil millones en 2007, con Xilinx acercándose a $ 2 mil millones.

Hay un flujo constante de ofertas de nuevos productos de los líderes de la industria que incluyen Xilinx Virtex-5 FXT (alto rendimiento Procesando y E/S) y Virtex-4QV (aplicaciones espaciales), Stratix IV de Altera (alta densidad con 13,3 millones de puertas) y de Actel IGLÚ (baja potencia). La diversidad de ofertas debe ser el sueño de un diseñador de sistemas.

El proceso de diseño de FPGA está bien definido con un conjunto de herramientas proporcionadas por proveedores de FPGA para respaldarlo, que incluye ISE de Xilinx, Quartus II de Altera y IDE Libero de Actel. A medida que se entrega cada nueva generación de FPGA, también se entregan las herramientas que ven una inversión constante...

... ¡La vida es buena!

Pero ahora, este nuevo diseño genial que funciona muy bien en el FPGA tiene que ir a un circuito junta. La mayoría de las empresas han realizado una inversión mínima en un proceso de codiseño de PCB, con el resultado final de comprometer la productividad y la calidad de los resultados. Higo 1 muestra una representación bidimensional de la complejidad del codiseño. La complejidad del dispositivo FPGA se muestra en el eje vertical y la complejidad del proceso PCB en el eje horizontal. El creciente número de pines, I/O los estándares, los núcleos de proceso y las reglas de asignación de pines se suman a la complejidad de la FPGA. Estas capacidades del dispositivo se traducen en complejidad de PCB en términos de intercambio de pines, creación de símbolos, enrutamiento, integridad de la señal, etc. El proceso de codiseño implementado debe abordar las complejidades determinadas por el dispositivo que se utiliza y los objetivos del proceso.

1. Complejidad del codiseño de FPGA/PCB.
(Haga clic en esta imagen para ver una versión más grande y detallada)

La solución de codiseño simplista es un proceso unidireccional que comienza en la herramienta del proveedor de FPGA, va al esquema y finalmente al diseño de PCB. Puede haber alguna planificación preliminar de E/S, pero en la mayoría de los casos el diseñador de PCB vive con lo que viene en el futuro. Este proceso puede ser inadecuado para muchas necesidades y puede requerir la adición de una capacidad de intercambio de pines. En última instancia, lo que está en juego es la calidad de la PCB, así como el tiempo necesario para diseñarla. Una asignación de E/S deficiente puede generar tiempos de enrutamiento más prolongados, seguimientos más extensos, capas de señal adicionales, más vías y, posiblemente, señal. integridad asuntos.

El uso de FPGA abarca un amplio espectro, desde la simple lógica de unión hasta implementaciones de sistema en dispositivo programable. Esta enorme variedad de implementaciones exige un proceso de codiseño de FPGA/PCB flexible y extensible. La base del proceso de codiseño es la conectividad – la capacidad de mover información específica del dominio entre dominios y transformar los datos para que sean útiles en el dominio de destino.

Por ejemplo, construir un símbolo esquemático de FPGA es un concepto extraño para el diseñador de FPGA. Pero las asignaciones de pines realizadas en el dominio FPGA en forma de un .alfiler O .almohadilla archivo se representan como un símbolo cableado o conjunto de símbolos en el dominio PCB. Estas son dos representaciones muy diferentes de la misma información. Cada representación aporta valor al dominio nativo. El cruce de dominio de la información debe ser bidireccional y sin actividades manuales propensas a errores. Implementando efectivo dominio la conectividad es la base sobre la que se construye un proceso.

cerrar el ciclo
El proceso de codiseño de FPGA/PCB más efectivo es un ciclo cerrado con retroalimentación de la calidad de los resultados provenientes del diseño de la PCB. Luego, la interfaz FPGA se ajusta en función de esta retroalimentación, produciendo una integración FPGA/PCB de alta calidad. Los diversos pasos en el proceso de co-diseño son los siguientes:

• Soporte de proveedores de FPGA
• Componentes personalizados o genéricos
• Generación de símbolos de PCB
• Generación de esquemas de PCB
• Optimización de E/S de FPGA

Cada uno de estos pasos se describe a continuación en el contexto de un diseño real...