Pag-implementar sa FPGA/PCB nga co-design nga proseso

Ang intelihente nga disenyo sa interface sa FPGA usa ka kinahanglanon kung mogamit mga aparato sa FPGA aron matubag ang nanguna nga mga kinahanglanon sa interface sa sistema sama sa DDR3. Ang usa ka FPGA interface nga disenyo nga walay PCB proseso integration o PCB routing konsiderasyon mahimong mosangpot sa dugang nga PCB gasto ug gipalugwayan design panahon. Ang yawi, ingon sa gipakita niini nga artikulo, mao ang pagkonsiderar pagkadugtong isip pundasyon sa usa ka proseso sa pagdesinyo sa FPGA/PCB ug ang mga kritikal nga elemento nga gikinahanglan alang sa epektibong pagpatuman. Ang pagkadugtong sa kini nga konteksto mao ang bidirectional nga paglihok sa FPGA interface impormasyon tali sa FPGA ug PCB domains.

Ang pag-implementar sa usa ka epektibo nga pundasyon sa pagkonekta sa proseso makapahimo sa FPGA nga dali nga maapil sa disenyo sa PCB. Ang usa ka hinungdanon nga gigikanan sa usa ka solusyon sa pagkonekta mao ang gibalikbalik nga paghimo sa usa ka kahulugan sa interface sa FPGA nga na-optimize alang sa parehas nga FPGA ug PCB. Ang mga resulta niini nga koneksyon nga pundasyon mao ang mas ubos nga gasto sa pag-uswag ug mas maayo nga kalidad sa PCB.

Pagdaghan sa FPGA
Ang mga aparato sa FPGA anaa sa tanan nga mga bag-ong disenyo sa produkto nga adunay gibana-bana nga 100,000 nga disenyo nga magsugod matag tuig. Walay usa nga nangatarungan nga adunay daghang mga benepisyo nga gitanyag sa teknolohiya sa FPGA. Ang mga lider sa industriya, Xilinx Ug Altera , ang duha adunay halin nga sobra sa $1 bilyon sa 2007, uban sa Xilinx nga nagkaduol sa $2B.

Adunay kanunay nga sapa sa bag-ong mga paghalad sa produkto gikan sa mga lider sa industriya nga naglakip sa Xilinx Virtex-5 FXT (high performance pagproseso ug I/O) ug Virtex-4QV (mga aplikasyon sa wanang), Altera's Stratix IV (taas nga densidad nga adunay 13.3 ka milyon nga mga ganghaan), ug ni Actel IGLOO (ubos nga gahum). Ang pagkalainlain sa mga halad kinahanglan nga usa ka damgo sa tigdesinyo sa sistema.

Ang proseso sa pagdesinyo sa FPGA maayo nga gihubit sa usa ka suite sa mga himan nga gihatag sa vendor sa FPGA aron suportahan kini, nga naglakip sa Xilinx's ISE, Altera's Quartus II, ug Actel's Libero IDE. Ingon nga ang matag bag-ong henerasyon sa FPGA gihatag, mao usab ang mga himan nga nakakita kanunay nga pagpamuhunan ...

... Nindot ang kinabuhi!

Apan karon, kining bag-o nga cool nga disenyo nga maayo kaayo sa FPGA kinahanglan nga moadto sa usa ka sirkito tabla. Kadaghanan sa mga kompanya naghimo usa ka gamay nga pagpamuhunan sa usa ka co-design nga proseso sa PCB, nga ang katapusan nga sangputanan usa ka pagkompromiso sa pagka-produktibo ug kalidad sa mga resulta. Fig 1 nagpakita sa duha ka dimensyon nga representasyon sa co-design complexity. Ang pagkakomplikado sa aparato sa FPGA gipakita sa bertikal nga axis ug ang pagkakomplikado sa proseso sa PCB sa pinahigda nga axis. Nagkadaghan ang mga pin, I/O Ang mga sumbanan, mga core sa proseso, ug mga lagda sa pag-assign sa pin nagdugang sa pagkakomplikado sa FPGA. Kini nga mga kapabilidad sa aparato gihubad sa pagkakomplikado sa PCB sa mga termino sa pag-swap sa pin, paghimo og simbolo, pag-ruta, integridad sa signal, ug uban pa. Ang proseso sa co-design nga gipatuman kinahanglan magtubag sa mga pagkakomplikado nga gitino sa aparato nga gigamit ug sa mga katuyoan sa proseso.

1. FPGA / PCB co-design pagkakomplikado.
(I-klik kini nga hulagway aron makita ang mas dako, mas detalyado nga bersyon)

Ang simplistic co-design nga solusyon usa ka unidirectional nga proseso sugod sa FPGA vendor's tool, adto sa schematic, ug sa kataposan sa PCB layout. Mahimong adunay pipila ka pasiuna nga pagplano sa I/O, apan sa kadaghanan nga mga kaso ang tigdesinyo sa PCB nagpuyo sa kung unsa ang moabut sa dalan. Kini nga proseso mahimo’g dili igo alang sa daghang mga panginahanglanon ug mahimo’g manginahanglan pagdugang usa ka katakus sa pagbaylo sa pin. Sa katapusan, ang kalidad sa PCB naa sa peligro ingon man ang oras nga gikinahanglan sa pagdesinyo niini. Ang dili maayo nga buluhaton sa I/O mahimong mosangput sa mas taas nga mga oras sa pag-ruta, mas taas nga mga pagsubay, dugang nga mga layer sa signal, daghang mga vias, ug posible nga signal. integridad mga isyu.

Ang paggamit sa FPGA naglangkob sa usa ka halapad nga spectrum, gikan sa yano nga glue logic hangtod sa mga pagpatuman sa system-on-programmable-device. Kining dako nga han-ay sa mga implementasyon nangayo og flexible ug extensible nga FPGA/PCB co-design nga proseso. Ang pundasyon alang sa proseso sa co-design mao ang koneksyon – ang abilidad sa pagbalhin sa impormasyon nga espesipiko sa domain sa tibuok domain ug pagbag-o sa datos aron mahimong mapuslanon sa destinasyon nga dominyo.

Pananglitan, ang pagtukod og FPGA schematic symbol kay langyaw nga konsepto sa FPGA designer. Apan ang mga buluhaton sa pin nga gihimo sa FPGA domain sa porma sa usa ka .pin O .pad file girepresentar isip usa ka wired nga simbolo o simbolo nga gibutang sa PCB domain. Kini ang duha ka lahi kaayo nga representasyon sa parehas nga impormasyon. Ang matag representasyon nagdala og bili sa lumad nga dominyo. Ang domain-crossing sa impormasyon kinahanglan nga bi-directional ug walay manwal, sayop nga mga kalihokan. Epektibo nga pagpatuman domain Ang koneksyon mao ang pundasyon diin gitukod ang usa ka proseso.

Isira ang loop
Ang labing epektibo nga proseso sa co-design sa FPGA/PCB mao ang closed loop nga adunay quality-of-results feedback gikan sa PCB layout. Ang interface sa FPGA dayon gipahiangay base sa kini nga feedback, nga naghimo usa ka taas nga kalidad nga panagsama sa FPGA/PCB. Ang lain-laing mga lakang sa proseso sa co-design mao ang mosunod:

• Suporta sa vendor sa FPGA
• Custom o generic nga mga sangkap
• Pagmugna sa simbolo sa PCB
• Pagmugna sa eskematiko sa PCB
• Pag-optimize sa FPGA I/O

Ang matag usa niini nga mga lakang gihulagway sa ubos sa konteksto sa usa ka aktwal nga disenyo...